岗位职责:

1、负责Floorplan 布局规划、电源网络、时钟树规划;

2、RC 参数提取,电压降分析等;

3、Timing closure时序收敛;

4、面积优化。

任职资格:

1、本科及以上学历,微电子/电子工程/通信工程等相关专业;

2、5 年以上工作经验;

3、拥有 55 nm 布局布线经验;

4、能够独立完成整个芯片 P&R 全流程及 IR_Drop, STA, Low Power 检查;

5、熟悉 Tcl 或者 Perl 等脚本语言;

6、熟悉 Design Flows 以及 EDA 工具软件;

7、熟悉 Sign-off 方法学以及 STA / Power 等方面的 EDA 工具软件的使用。

 

 

简历投递

邮箱地址:jiangtl1@midea.com